MESA otázky začiatočníka.

[huncut]

.

[fupe]

Ahoj
Ano 7i42 ma oboustrannou komunikaci. Vystup 5v, vstup min 4,6v.
Jestli potrebujes cw a ccw tak je lze snadno vyrobit pomoci logickych funkci z toho co mas pwm dir enable
Martin

[grade065]

Ahoj taky sem z prominutím naroubuju pár lama dotazů ...
Chci používat mesu 7i90hd a těch 72i/o mi naprosto dostačuje moc nechápu proč bych měl použít nějakou dceřinou kartu
Jde tam jen o oddělení? Například když mají drivery opticky oddělené vstupy můžu signály zapojit rovnou ne?
Pokud budu posílat signály do mesy můžu spáchat oddělení pomocí rychlého optočlenu několika rezistorů a stab.zdroje 3.3v
A nemusím kupovat kartu za 3k ne?
Připadnu si jako blbec ale fakt ty dcery nechápu pokud nejde o expanzi io pinů

[Mex]

Existují karty jak rozšiřující počty pinů nebo funkcí, tak jen oddělovací karty. To, oč jde v tomhle vlákně (Mesa 7i42), je jen karta oddělovací. Resp. vpodstatě dokonce ani to ne, je to jen karta ochranná, která omezí případná přepětí na vstupech. Ale výstupy nemá posílené.

Já osobně si myslím, že nějaké oddělení si ta Mesa zaslouží. Přece jen pouštět ven přímo výstupy toho FPGA se mi tak úplně nelíbí. Když už něco zdechne třeba šmrncnutím o nějaký silový kabel, tak ať raději odejde oddělovací integráč za 4 Kč než FPGA za 2000 Kč.
Navíc výstup přímo z FPGA je na 3.3V úrovni, resp. může být posunutý až na 5V, ale už jen pull-upem.
A pak samozřejmě existují i dceřiné karty, které přidávají něco, co FPGA samo neumí - analogové výstupy, diferenciální vstupy/výstupy, výkonové výstupy atd.

Ale výkonově to skutečně dá i jen to holé FPGA. Základní ochranu vstupů už Mesa má na desce, takže i když jde o 3.3V obvod, tak snáší 5V na vstupech (do max. 7V).

[robokop]

Ono staci pripojit na fpga neco cca 30cm volnym kablikem a zacnou se dit veci
Naprosto nesouvisejici registry se zacnou menit atd...
Zasadne nedoporucuju pouzit to bez solidni oddelovaci desky

[grade065]

Ono staci pripojit na fpga neco cca 30cm volnym kablikem a zacnou se dit veci
Naprosto nesouvisejici registry se zacnou menit atd...
Zasadne nedoporucuju pouzit to bez solidni oddelovaci desky

Upřimně tomu moc nerozumím jak jako volným kablíkem? . co je důvod dění věcí? A co deska přinese navíc že se to dít přestane?

[robokop]

holy pin na fpga dokaze byt nesmirne citlivy na okolni pole
kdyz k tomu pridas antenu tak ti tam zacnou litat jednicky z 3m vzdalenyho stykace
paradox je ze treba i do registru kterej proste nema zadnej vstup pro modifikaci
a drat treba na vstupu pole kde neni prirazena funkce
proste to proleti napric tim kremikem

slusne udelana oddelovaci deska ma na vstupech nejakou alespon minimalni filtraci takovychto deju
ty piny jsou treba alespon trosku zatizeny

vychazim z praxe kdy jeden navrhar pouzil fpga a to osetreni volnych vstupu neudelal
deli se tam opravdu nepochopitelne veci
to fpga se dostavalo do nedefinovanych stavu

[grade065]

Ok no přiznám se že to chápu pouze částečně
Když volné piny nastavím jako výstupní s jedničkou tak by to problémy dělat nemělo ne když bude jejich stav definovaný....?

[robokop]

Bude to delat stejne
Ja na tom volnym pinu nameril superrychlym tektronixem cca 14V a to je dost mozny ze to ten tek nezachytil cele a bylo tam mnohem vic
Pak v nove verzi tistaku sli vsechny volny piny na zem
Pak uz se to chovalo dle ocekavani

[huncut]

.

[grade065]

Tu je http://www.shop.cncmonster.de/LinuxCNC/ ... ::225.html" onclick="window.open(this.href);return false;

[Mex]

Teraz riešim že karty nemôžem tu v Európe zohnať a s USA je poštovne nesmierne drahé.

No ono to tak úplně asi není pravda.
Rád bych kartu 7i93, a tu nemají ani v tom Německu, tak jsem se díval na možnost nákupu přímo u Mesy. A ono to tak strašně nevychází. Navíc Mesa prodává ty karty o dost levněji než ti ditributoři, takže nejpozději u 3 karet by to už z Ameriky asi vyšlo líp než třeba z toho Německa.
Tím současně říkám, že kdybychom dali dohromady nějakou společnou objednávku, tak já se hlásím s jedním kusem 7i93.

[Mex]

holy pin na fpga dokaze byt nesmirne citlivy na okolni pole

V poslední době si s Mesou poměrně dost hraju (zatím se svou LPT verzí 7i90, do budoucna i s Ethernetovou 7i76, kterou mám půjčenou od robokopa - děkuji).
Ty karty jsou po HW stránce navržené dost zajímavě a inspirativně, řekl bych. Jsou u nich obecně použity pro ochranu všech I/O linek MOS-switche, což je dost zajímavá součástka, která jinak obecně není moc známá a používaná. Dokonce bych řekl, že hodně elektroniků ji ani nezná.
Má dvě zajímavé vlastnosti: je šíleně rychlá, zpoždění má v řádu desetin nanosekundy! To je doba, za kterou urazí elektřina po tišťáku několik centimetrů, takže zpoždění toho prvku je srovnatelné se zpožděním toho, že ten signál leze po tišťáku. Opravdu super.
No a druhá zajímavá vlastnost je, že je ta ochrana obousměrná. Takže proto kterýkoli pin může být otočený dovnitř nebo ven a není třeba nic konfigorovat v HW.

Další věcí, na kterou jsem při svých pokusech přišel je, že jejich pisatel firmware pro FPGA má asi menší zkušenosti s reálným HW, než jejich (podle mě skvělí) HW vývojáři. Myslím, že jsou v těch firmwarech nastavené příliš "ostré" parametry na to, k čemu to má sloužit. To FPGA umí nakonfugorovat své piny na různé rychlosti, různé maximální proudy a různé odolnosti, a tohle je zde (podle mě) nastaveno zbytečně vysoko. CNC nemá zas takové nároky na rychlost I/O linek, ale pro změnu má nároky na odolnost. Takže vzhledem k tomu, že stejně plánuju vlastní úpravy firmware do karty (abych zoptimalizoval rozložení pinů), tak si rozhodně pohraju i s optimalizací parametrů těch I/O linek.
Jinak když si hraju se sledováním výstupů stepgennů, a mám ty stepgeny nastavené na vysokou výstupní frekvenci 2 MHz, tak už jsem musel externě zatlumit ty rychlé výstupy, jinak mi to lezlo (vzduchem) do dalších vstupů na připojeném logické analyzátoru. Kdybych už uměl to VHDL (což pohužel stále neumím a je to ostuda), tak bych si tohle ošéfoval ve firmware.

[grade065]

rozutekly se z pinů vlastně ztráta kroků že utekly

[grade065]

holy pin na fpga dokaze byt nesmirne citlivy na okolni pole
kdyz k tomu pridas antenu tak ti tam zacnou litat jednicky z 3m vzdalenyho stykace
paradox je ze treba i do registru kterej proste nema zadnej vstup pro modifikaci
a drat treba na vstupu pole kde neni prirazena funkce
proste to proleti napric tim kremikem

slusne udelana oddelovaci deska ma na vstupech nejakou alespon minimalni filtraci takovychto deju
ty piny jsou treba alespon trosku zatizeny

vychazim z praxe kdy jeden navrhar pouzil fpga a to osetreni volnych vstupu neudelal
deli se tam opravdu nepochopitelne veci
to fpga se dostavalo do nedefinovanych stavu

Podle toho co jsem vybádal na netu by se ty volný piny měly nastavit log1 a uzemnit přez 1-1.5k rezistor mělo by to tak fungovat ne?