- log.jpg (7.79 KiB) Zobrazeno 5617 x
Logický prvek
Pánové, co je tohle za logický prvek? Vypadá to, že by to tam být vůbec nemuselo (negovanej vstup na invertoru), ale je to tam. Potřebuju to nahradit v hradlovém poli. Podle funkčnosti celého toho obvodu by to mělo fungovat jako vstup i výstup, ale v životě jsem to neviděl.
A hradlový pole takovejhle symbol nemá, musím to nějak nahradit.
A hradlový pole takovejhle symbol nemá, musím to nějak nahradit.
Jak už tady zaznělo, je to proste hradlo yes. Tedy zesilovač, případně převodník úrovní, nebo to třeba může kompenzovat nějaká zpoždění jiné větve apod.
Proč použili zrovna takový symbol a ne jen trojúhelník bez negací může mít jak důvody lenivostní (prostě nic jiného v knihovně po ruce neměli a nechtělo se jim to malovat), nebo i nějaký technologický (třeba to souvisí s vnitřní realizací obvodu, skutečně může být na vstupu blok invertovaného vstupu a na výstupu taky, tak to chtěli takhle symbolicky naznačit).
Ale bez okolního schematu těžko soudit jak na přesný účel, tak podle úrovně zbytku výkresu i třeba na lenivost kresliče.
Ale co mě zaujalo je, že píšeš, že to potřebuješ nahradit v hradlovém poli. Chápu to správně, že převádíš nějaký fyzický design do podoby nějakého FPGA nebo CPLD bez toho, aniž detailně znáš funkci daného zapojení?
Proč použili zrovna takový symbol a ne jen trojúhelník bez negací může mít jak důvody lenivostní (prostě nic jiného v knihovně po ruce neměli a nechtělo se jim to malovat), nebo i nějaký technologický (třeba to souvisí s vnitřní realizací obvodu, skutečně může být na vstupu blok invertovaného vstupu a na výstupu taky, tak to chtěli takhle symbolicky naznačit).
Ale bez okolního schematu těžko soudit jak na přesný účel, tak podle úrovně zbytku výkresu i třeba na lenivost kresliče.
Ale co mě zaujalo je, že píšeš, že to potřebuješ nahradit v hradlovém poli. Chápu to správně, že převádíš nějaký fyzický design do podoby nějakého FPGA nebo CPLD bez toho, aniž detailně znáš funkci daného zapojení?
Tak popořádku.
Zpoždění ano, ale pak tam stačil normální buffer a ne tohle. Zpoždění mě napadlo jako první. Taky tam jednou použitý je, v tom designu.
Tvarovač (KO) se maluje jinak.
Kompletní schéma samozřejmě je, a dělat něco takového bez znalosti funkce by sice teoreticky šlo, ale když pak člověk narazí na něco takového, tak končí. Já to dokážu vyhodit, ale když nevím, co to má dělat, tak se to těžko nahrazuje.
Pro ty, co se na to chtěj mrknout, tak je to SN7447, a jedná se o vstup/výstup BI/RBO (pin 4). Dávat sem to schéma nechci, možná by se to Texasanům nelíbilo.
Tuším, jak to oblafnout pár logickými členy, ale mě zaujala ta značka. Stejně budu to schéma zjednodušovat, vyhodím všechno kolem vstupu LT, to tam nepotřebuju. A budu dávat 4 převodníky do jednoho Xilinxe. Možná i s posuvnejma registrama, pokud se mi tam vejdou. Zatím jsem narazil na tohle a kompilátor mě nechce pustit dál, takže ani nevím, kolik místa mi to sežralo.
Zpoždění ano, ale pak tam stačil normální buffer a ne tohle. Zpoždění mě napadlo jako první. Taky tam jednou použitý je, v tom designu.
Tvarovač (KO) se maluje jinak.
Kompletní schéma samozřejmě je, a dělat něco takového bez znalosti funkce by sice teoreticky šlo, ale když pak člověk narazí na něco takového, tak končí. Já to dokážu vyhodit, ale když nevím, co to má dělat, tak se to těžko nahrazuje.
Pro ty, co se na to chtěj mrknout, tak je to SN7447, a jedná se o vstup/výstup BI/RBO (pin 4). Dávat sem to schéma nechci, možná by se to Texasanům nelíbilo.
Tuším, jak to oblafnout pár logickými členy, ale mě zaujala ta značka. Stejně budu to schéma zjednodušovat, vyhodím všechno kolem vstupu LT, to tam nepotřebuju. A budu dávat 4 převodníky do jednoho Xilinxe. Možná i s posuvnejma registrama, pokud se mi tam vejdou. Zatím jsem narazil na tohle a kompilátor mě nechce pustit dál, takže ani nevím, kolik místa mi to sežralo.
Texasani to u SN7447 používají u těch vstupů, kde očekávají signál invertovaný vzhledem k jeho funkci (LT, RBI, BI). Je to asi jen takový usnadnění, aby ses tím, že je to invertované, nemusel při studiu funkce celého obvodu dále zabývat. Nebo tak něco. Nemyslím, že by to z hlediska funkce znamenalo cokoliv jiného, než prostou negaci. Topologie vstupů s a bez kuličky je stejná (liší se pouze BI/RBO, ale to proto, že je to zároveň i výstup).
Tím to myslím tu kuličku na vstupu.
Něco podobného viz DeMorgan's Laws in schematic form.
Tím to myslím tu kuličku na vstupu.
Něco podobného viz DeMorgan's Laws in schematic form.
mimooborová naplavenina • kolowratský zázrak™ • NPS • GCU • HirthCalc • ncDP.ino
Jako ze by kluci u TI meli problem s tim co sami zverejnuji jako soucast svych datasheetu?pafik píše:Tak popořádku.
... Dávat sem to schéma nechci, možná by se to Texasanům nelíbilo....
Kdybys to napsal rovnou nemuseli jsme hledat vesteckou kouli... zrejme je to jednoduchy budic aby predchozi vystup byl zatezovan pouze jednim vstupem hradla a ne peti kam je nasledne signal priveden. To kolecko na vstupu zduraznuje ze je funkce aktivni v nule... a kolecko na vystupu uz jen navazuje na nasledujici logiku. To se to do Xilinxu fakt musi kreslit jako schema a nestaci logicka tabulka? S tou se spokojily i vyvojove prostredi pro GALy dvacet let nazpet...
to witty: je fůra věcí veřejně přístupných na stránkách řekněměž majitele oné věci, ale kdyby si tu věc někdo vystavil na svém webu, tak by se majitel zlobil. Říká se tomu copyright.
Xilinx má i knihovnu hotových obvodů, plus různé obecné čítače, , řadiče, registry, .... ale že bych mu zadal logickou tabulku a on vyplivnul schéma, o tom teda nevím.
U toho vstupu je napsáno: blanking input or ripple-blanking output, Takže jednoduchej vstup to není. Možná tam je prvek, kterej je "jednosměrnej", signál může jít z obvodu ven z toho pětivstupého hradla, ale ne do něj. Zkusím to takhle nahradit hradlama, ale opakuju, zajímal mě ten symbol, jestli znamená něco konkrétního.
Xilinx má i knihovnu hotových obvodů, plus různé obecné čítače, , řadiče, registry, .... ale že bych mu zadal logickou tabulku a on vyplivnul schéma, o tom teda nevím.
U toho vstupu je napsáno: blanking input or ripple-blanking output, Takže jednoduchej vstup to není. Možná tam je prvek, kterej je "jednosměrnej", signál může jít z obvodu ven z toho pětivstupého hradla, ale ne do něj. Zkusím to takhle nahradit hradlama, ale opakuju, zajímal mě ten symbol, jestli znamená něco konkrétního.
Ten konkrétní obvod, na který ses ptal, funguje jako součást toho 6-vstupého hradla před ním. V datasheetu máš rozmalované i ekvivalentní schema z diskrétních součástek.
Celý fór je v tom, že výstup toho předchozího 6-vstupého NANDu má otevřený kolektor s pull-upem, který je vytažený ven na nohu BI/RBO. Takže ten vývod můžeš použít jako výstup (pak to funguje jako open-collector výstup s pull-upem 2.4k), nebo můžeš externím signálem ten výstup "přeprat", a pak to bude fungovat jako vstup.
Celý fór je v tom, že výstup toho předchozího 6-vstupého NANDu má otevřený kolektor s pull-upem, který je vytažený ven na nohu BI/RBO. Takže ten vývod můžeš použít jako výstup (pak to funguje jako open-collector výstup s pull-upem 2.4k), nebo můžeš externím signálem ten výstup "přeprat", a pak to bude fungovat jako vstup.
Takhle si jeho funkci vysvětluju taky. A jelikož to Xilinx takhle neumí, tak to musím nahradit pár hradly. Nebo oželet "jednu půlku" pinu; vstup nebo výstup. Nicméně odpověď asi je, že přesně takovýhle prvek neexistuje (schematická značka nemá obecné přiřazení), což mi vyplývá z toho, že mi nikdo neodpověděl. Vysvětlení funkce nepotřebuju, tu jsem pochopil hned.
V tom datasheetu je i logické schema, tam je krásně vidět, jak to funguje. Z obvodu vedou dva vývody, jeden vstup a jeden výstup, a spojený do pinu 4 jsou až venku mimo obvod.
V tom datasheetu je i logické schema, tam je krásně vidět, jak to funguje. Z obvodu vedou dva vývody, jeden vstup a jeden výstup, a spojený do pinu 4 jsou až venku mimo obvod.
-
robokop
- Site Admin
- Příspěvky: 22386
- Registrován: 10. 7. 2006, 12:12
- Bydliště: Praha
- Kontaktovat uživatele:
otazkou je zda to v tom hradlovem poli potrebujes prave presne takto nebo zda si to klidne muzes rozdelit na dve nozicky coz vyrobce originalu asi kvuli poctu nozicek nemohl
Vsechna prava na chyby vyhrazena (E)
Tak tohle přesahuje mé chápání asi 37x. Takže ty něco konstruuješ, ale nejde ti o to jak to má fungovat, ale jak je namalovaná schematická značka?pafik píše:Nicméně odpověď asi je, že přesně takovýhle prvek neexistuje (schematická značka nemá obecné přiřazení), což mi vyplývá z toho, že mi nikdo neodpověděl. Vysvětlení funkce nepotřebuju, tu jsem pochopil hned.
Snad elektronika se navrhuje podle toho, co má plnit za funkce, a ne podle toho, jak nějaký anonymní autor někdy před 30 lety použil nějaký ne zcela obvyklý symbol (nicméně formálně správný).
Připomnělo mi to jak jednou ve zprávách byl rozhovor s řidičem kamionu, který s kamionem skončil někde uprostřed pole. Když se ho ptali proč tam jel, tak řekl, že ho tam vedla navigace.