EMC a karta s FPGA od MESA Electronics

Radek-B · 22. 11. 2009, 3:24

Kdybys jim taky obcas k tomu linuxu radsi neco poradil, sam vis ze zakladni veci nejsou slozite, jen clovek musi dodrzet postup, pripadne musi vedet kde hledat navod jak si pomoci.
Si uvedom kolik lidi naopak Linux a EMC pouziva a ani o nich nevime. Pak staci par znamejsich jmen ktere napisou ze je problem a hned je z toho razem nejsledovanejsi diskuse na svete.

RADEK

22. 11. 2009, 4:21

vsak ja jsem radil ale moje rady byli asi prilis nadcasove
oni k tomu zdejsi clenove casem dospejou sami metodou pokus omyl
holt zkusenosti jsou neprenosne

a rozhodne nejsem expert na EMC abych mohl radit na to jsou zde jini

Radek-B · 22. 11. 2009, 6:29

Nj , ale lidi nemaji problemy z EMC ty teprve prijdou

. Ale z linem bys sem tam mohl pomoci , sam uvitam , protoze ty vis kdy sem se o to zacal zajimat.

RADEK

22. 11. 2009, 9:30

vsak co vim to radim

Pupak · 26. 11. 2009, 5:27

2 Radek CX
Radku, pokud to neni velky problem,muzes sem hodit zapojeni pro tu triosou variantu. Mam na mysli pouziti jedn. pinu atd.
Jedes jen pre 5i20, nebo mas jeste pridavne karty?
Myslim,ze bs tim mnoha lidem ulehcil oziveni,me nevyjimaje.
Dik.

RadekCX · 26. 11. 2009, 7:15

Pupak píše:2 Radek CX
Radku, pokud to neni velky problem,muzes sem hodit zapojeni pro tu triosou variantu. Mam na mysli pouziti jedn. pinu atd.
Jedes jen pre 5i20, nebo mas jeste pridavne karty?
Myslim,ze bs tim mnoha lidem ulehcil oziveni,me nevyjimaje.
Dik.

huh ted jsi me zaskocil - mam to uz v dilne, ale na stole jsem nasel cancaky a mam tu napsano:

X 1,3
Y 13,15
Z 25,27
A 37,39

prvni je step druhej dir

a je to na konektoru tusim P4 - ten s nejvyssim cislem

jooo a bacha na to - sice jsem byl oznacen za ignoranta

ale u tohodle konektoru je oznacen pin 1 (potisk na desce) na druhe strane nez u vsech ostatnich (proti zamku na konektoru) - je to ale jen kvuli zmateni nepritele a jednicka je stejne jako na vsech ostatnich - sude piny jsou vsechny uzemnene

jinak snadna zkousecka - vem tu lamaci listu (2 piny) a priletuj si na ni cervenou LED a odpor cca 100-200 ohmu a udelje si z ni zkousecku - vsechny piny jsou bez inicializace jako vstupy s pullup odpory a ledka na nich vsude sviti, ty ktere jsou zinicializovany jsou na nule - tam kde je DIR se ti bude prepinat podle jezdeni a bude zhnout na vyvodu STEP (nemusi pokud jsou ty pulzy hodne kratky)

ufff a ja jdu zase opravovat mycku - prorezla nam nerezova vana - je to echt nemecke kvalita AEG aus der felka nemecka risa

Avenger · 26. 11. 2009, 8:33

Ještě jsem to hloubkově nezkoumal, ale ty piny jsou pevně daný tím použitým fw, nebo se to dá překonfigurovat? Přijde mi zbytečný mít obsazených 6 pinů na jeden stepgen když normálně stačí piny 2.

RadekCX · 26. 11. 2009, 8:39

ano jsou pevne prirazeny

ale nejak nechapu jak se da 6 signalu (3*(STEP + DIR)) zkomprimovat do dvou

nevim zda to z toho meho predchoziho popisu nebylo zrejme ale X je 1 STEP a 3 DIR - jsou to dva piny na jednu osu

Pupak · 26. 11. 2009, 8:39

Dik za info. O vikendu se na to chci podivat a tak shanim informace, abych si usetril hodiny badani.

Avenger · 27. 11. 2009, 6:19

RadekCX píše:ano jsou pevne prirazeny

ale nejak nechapu jak se da 6 signalu (3*(STEP + DIR)) zkomprimovat do dvou

nevim zda to z toho meho predchoziho popisu nebylo zrejme ale X je 1 STEP a 3 DIR - jsou to dva piny na jednu osu

No obsazení pinů toho fw co používám je následující:

Kód: Vybrat vše

Configuration pin-out: 

    IO Connections for P2
    Pin#    I/O    Pri. func    Sec. func    Chan      Pin func    Pin Dir

     1       0     IOPort       QCount        1        Quad-B      (In)
     3       1     IOPort       QCount        1        Quad-A      (In)
     5       2     IOPort       QCount        0        Quad-B      (In)
     7       3     IOPort       QCount        0        Quad-A      (In)
     9       4     IOPort       QCount        1        Quad-IDX    (In)
    11       5     IOPort       QCount        0        Quad-IDX    (In)
    13       6     IOPort       PWM           1        PWM         (Out)
    15       7     IOPort       PWM           0        PWM         (Out)
    17       8     IOPort       PWM           1        Dir         (Out)
    19       9     IOPort       PWM           0        Dir         (Out)
    21      10     IOPort       PWM           1        /Enable     (Out)
    23      11     IOPort       PWM           0        /Enable     (Out)
    25      12     IOPort       QCount        3        Quad-B      (In)
    27      13     IOPort       QCount        3        Quad-A      (In)
    29      14     IOPort       QCount        2        Quad-B      (In)
    31      15     IOPort       QCount        2        Quad-A      (In)
    33      16     IOPort       QCount        3        Quad-IDX    (In)
    35      17     IOPort       QCount        2        Quad-IDX    (In)
    37      18     IOPort       PWM           3        PWM         (Out)
    39      19     IOPort       PWM           2        PWM         (Out)
    41      20     IOPort       PWM           3        Dir         (Out)
    43      21     IOPort       PWM           2        Dir         (Out)
    45      22     IOPort       PWM           3        /Enable     (Out)
    47      23     IOPort       PWM           2        /Enable     (Out)

    IO Connections for P3
    Pin#    I/O    Pri. func    Sec. func    Chan      Pin func    Pin Dir

     1      24     IOPort       QCount        5        Quad-B      (In)
     3      25     IOPort       QCount        5        Quad-A      (In)
     5      26     IOPort       QCount        4        Quad-B      (In)
     7      27     IOPort       QCount        4        Quad-A      (In)
     9      28     IOPort       QCount        5        Quad-IDX    (In)
    11      29     IOPort       QCount        4        Quad-IDX    (In)
    13      30     IOPort       PWM           5        PWM         (Out)
    15      31     IOPort       PWM           4        PWM         (Out)
    17      32     IOPort       PWM           5        Dir         (Out)
    19      33     IOPort       PWM           4        Dir         (Out)
    21      34     IOPort       PWM           5        /Enable     (Out)
    23      35     IOPort       PWM           4        /Enable     (Out)
    25      36     IOPort       QCount        7        Quad-B      (In)
    27      37     IOPort       QCount        7        Quad-A      (In)
    29      38     IOPort       QCount        6        Quad-B      (In)
    31      39     IOPort       QCount        6        Quad-A      (In)
    33      40     IOPort       QCount        7        Quad-IDX    (In)
    35      41     IOPort       QCount        6        Quad-IDX    (In)
    37      42     IOPort       PWM           7        PWM         (Out)
    39      43     IOPort       PWM           6        PWM         (Out)
    41      44     IOPort       PWM           7        Dir         (Out)
    43      45     IOPort       PWM           6        Dir         (Out)
    45      46     IOPort       PWM           7        /Enable     (Out)
    47      47     IOPort       PWM           6        /Enable     (Out)

    IO Connections for P4
    Pin#    I/O    Pri. func    Sec. func    Chan      Pin func    Pin Dir

     1      48     IOPort       StepGen       0        Step/Table1    (Out)
     3      49     IOPort       StepGen       0        Dir/Table2    (Out)
     5      50     IOPort       StepGen       0        Table3      (Out)
     7      51     IOPort       StepGen       0        Table4      (Out)
     9      52     IOPort       StepGen       0        Table5      (Out)
    11      53     IOPort       StepGen       0        Table6      (Out)
    13      54     IOPort       StepGen       1        Step/Table1    (Out)
    15      55     IOPort       StepGen       1        Dir/Table2    (Out)
    17      56     IOPort       StepGen       1        Table3      (Out)
    19      57     IOPort       StepGen       1        Table4      (Out)
    21      58     IOPort       StepGen       1        Table5      (Out)
    23      59     IOPort       StepGen       1        Table6      (Out)
    25      60     IOPort       StepGen       2        Step/Table1    (Out)
    27      61     IOPort       StepGen       2        Dir/Table2    (Out)
    29      62     IOPort       StepGen       2        Table3      (Out)
    31      63     IOPort       StepGen       2        Table4      (Out)
    33      64     IOPort       StepGen       2        Table5      (Out)
    35      65     IOPort       StepGen       2        Table6      (Out)
    37      66     IOPort       StepGen       3        Step/Table1    (Out)
    39      67     IOPort       StepGen       3        Dir/Table2    (Out)
    41      68     IOPort       StepGen       3        Table3      (Out)
    43      69     IOPort       StepGen       3        Table4      (Out)
    45      70     IOPort       StepGen       3        Table5      (Out)
    47      71     IOPort       StepGen       3        Table6      (Out)

... no a jeden stepgen jako např. 0 produkuje těchto 6 signálů (obsadí 6 pinů) namísto mnou potřebných 2 pinů (step/dir) na jeden stepgen.:

Kód: Vybrat vše

    IO Connections for P4
    Pin#    I/O    Pri. func    Sec. func    Chan      Pin func    Pin Dir

     1      48     IOPort       StepGen       0        Step/Table1    (Out)
     3      49     IOPort       StepGen       0        Dir/Table2    (Out)
     5      50     IOPort       StepGen       0        Table3      (Out)
     7      51     IOPort       StepGen       0        Table4      (Out)
     9      52     IOPort       StepGen       0        Table5      (Out)
    11      53     IOPort       StepGen       0        Table6      (Out)

... znich já nevyužiju Table3, Table4, Table5, Table6 a ani netuším k čemu jako jsou.

RadekCX · 27. 11. 2009, 7:55

priznam se ze takhle dopodrobna jsem to nestudoval - nebyl cas - ale to co tam mam ja nahrane tak jsou vsechny ostatni piny nakonfigurovane jako vstupy

zatim me ale absolutne nepali nejake dalsi I/O

Fizol · 27. 11. 2009, 8:34

RadekCX píše:ano jsou pevne prirazeny

ale nejak nechapu jak se da 6 signalu (3*(STEP + DIR)) zkomprimovat do dvou

nevim zda to z toho meho predchoziho popisu nebylo zrejme ale X je 1 STEP a 3 DIR - jsou to dva piny na jednu osu

Nie, nie su. Ved tam stepgen ani vobec nemusi byt.

Avenger · 27. 11. 2009, 9:13

Fizol píše:
RadekCX píše:ano jsou pevne prirazeny

ale nejak nechapu jak se da 6 signalu (3*(STEP + DIR)) zkomprimovat do dvou

nevim zda to z toho meho predchoziho popisu nebylo zrejme ale X je 1 STEP a 3 DIR - jsou to dva piny na jednu osu
Nie, nie su. Ved tam stepgen ani vobec nemusi byt.

Tady spíš jde o to jak se zbavit jen části pinů stepgenu, protože ten stepgen tam chci, ale potřebuju z něj jen step a dir.

Třeba já budu potřebovat osy X,Y,Z,A a C tj. 5 stepgenů a hned mám obsazenou téměř polovinu 5i20, k tomu třeba jeden pwmgen, jeden - dva encodery no a pak je otázka jestli mi zbude dost io pro limit a home switche, vstup ro sondu, chlazení, mlhu (vysavač), směr vřetena, dálkový ovladač s jog, přepínáním os a rozlišením jogu, estop, ... a dál už nevím co ještě bude třeba

Ty pozice a počet pinů si musím vyspecifikovat ještě předtím, než to celé hodím do eagle a začnu pracovat na obvodech a DPS.

Fizol · 27. 11. 2009, 9:25

pncconf?

Avenger · 27. 11. 2009, 10:44

Fizol píše:pncconf?

Jestli to umí bude to super. K této komponentě jsem se zatím nedostal, protože nemám vývojářskou verzi ve které by to mělo údajně být.